

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01214010 A

(43) Date of publication of application: 28.08.89

(51) Int. CI

H01L 21/02 H01L 21/52

(21) Application number: 63039312

(22) Date of filing: 22.02.88

(71) Applicant:

SUMITOMO ELECTRIC IND LTD

(72) Inventor:

MATSUSHITA TADASHI

(54) SEMICONDUCTOR CHIP FOR INTEGRATED CIRCUIT


(57) Abstract:

PURPOSE: To stabilize an electrical characteristic and to prevent the destruction of an active element and the like formed on a semiconductor chip by a method wherein the external shape of the semiconductor chip is formed into a circular shape or a polygonal shape with five sides or more.

CONSTITUTION: In semiconductor chips 5 for integrated circuit use, the external shape of the semiconductor chips 5 is formed into a circular shape or a polygonal shape with five sides or more. For example, the semiconductor chips 5 are formed to be a regular hexagonal so that they can be spread all over a wafer without leaving no space; an active element and the like are formed on the top surface of the semiconductor chips 5; a bonding pad is formed around them. The wafer containing formed integrated circuits is split into the semiconductor chips by utilizing a laser or the like. By this setup, a die bonding material 6 creeps to the whole of the rear of the semiconductor chips 5; heat generated by the active element formed on the semiconductor chips 5 can be dissipated onto the

semiconductor chips 5 efficiently.

COPYRIGHT: (C)1989,JPO&Japio



⑲日本国特許庁(JP)

①特許出願公開:

@ 公開特許公報(A) 平1-214010

Solnt. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)8月28日

H 01 L 21/02 21/52 B-7454-5FZ-8728-5F

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 集積回路用半導体チップ

负特 顯 昭63-39312

公出 頭 昭63(1988)2月22日

神奈川県横浜市栄区田谷町1番地 住友電気工業株式会社

横浜製作所内

加出 願 人 住友電気工業株式会社

大阪府大阪市東区北浜5丁自15番地

四代 理 人 弁理士 長谷川 芳樹 外3名

明報音

1. 発明の名称

地殻回路用半導体チップ

2. 特許請求の範囲

集積回路用の半導体チップにおいて、半導体チップの外形形状が円形または5角形以上の多角形であることを特徴とする集積回路用半導体チップ。

3. 発明の詳細な説明

[産業上の利用分野]

本免明は、集積回路用半導体チップに関する。
(従来技術)

近年、集積回路の高速度化がすする、それにと もない、半導体チップ上の集積回路の発熱が問題 となってきている。

このような集積回路は、通常、Si単結晶の基板 (以下ウェーハという。) 又はGaAs 蒸板上に、フォトリソグラフィ技術や浮腹形成技術を用

この矩形状の半導体チャブ2には、そこに組み込まれる能動業子の集製皮を上げるため第3(b) 関に示す点線2aで囲む領域内に能動業子を形成していた。

[本発明の解決すべき課題]

半導体集積回路では、能動業子をその中に集積 しているため、動作時の発熱が問題となる。そこ で、動作時に能動業子等から発生した熱は、半導 体チップ基板、ポンディング材及びダイボンディング用基件を通って、飲無されていた。 特に、この放然の問題は、集積回路の動作速度が早くなればなるほど大きな問題となっている。

しかし、第3(d) 図に示すような、従来の半導体チップ素子では、半導体チップ2の周辺込までは、パンディング材が十分回り込まず、この角部領域2cに形成された能動業子等の放然により、発生した熱は、ポンディング材を介しては放然されない。そのため、能動業子等の放然により、集設回路の電気特性が安定しなかったりし、その段辺内部2 b に形成された能動業子等が破壊されたりした。

また、この周辺角部2bの下側まで、十分にポンディング材を回り込ますため、ダイポンディング材の量を増やすと、第3(e) 図に示すように、ポンディング材が半導体チップの上面にかぶさりワイヤポンディングパッドに付着してしまい、ワイヤポンディングの際、問題が生じる。また、更

本発明は上記問題点を解決し、電気特性が安定 し、また、その上に形成された他動業子等が破壊 されない集額回路用半導体チップを提供すること を目的とする。

に、このようにポンディング材の量を増やすため

には、ポンディング材を数回滴下しなければなら

い。それにより、半導体チップの裏面とダイポン

ディング材との間に気泡が生じ、その気泡盤分で

の放熱が十分に行われず、先に説明したようなほ

(課題を解決するための手段)

題が生じる恐れもあった。

本発明では、上記環期を解決するため、集装回 路用の半導体チップにおいて、半導体チップの外 形形状を円形または5角形以上の多角形の形状に している。

(作用)

本発明の半導体チップでは、その半導体チップ の形状をチップの裏面全面にダイポンディング材 が接触するような形状とし、適切な放熱を可能に している。

(实施例)

以下図面を参照しつつ本発明に従う実施例について説明する。

同一符号を付した要素は同一機能を有するため 重複する説明は省略する。

第1回は本発明に従う実施例の半導体チップを ダイポンディング用基体、いわゆる、リードフレ ームのベッド部にポンディングした状態を示して いる。第1(a)回は上面回、第1(b)回は第 1(a)回の矢印米方向から見た回及び第1(c) 回は第(a)回の矢印半方向より見た回である。 この第1(a)回に示すように、半導体チップ5 は正六角形状にしてある。この様な形状を採用し たのは、以下の理由による。

半導体集数回路は第1 (a) 図に関連して説明 したように、ウェーハ上に複数の集数回路を形成 し、これを個々に分割することにより形成してい る。そのため、1枚のウェーハから取ることので きる集積回路の数を多くするため、ウェーハ上に 窓間なく敷き詰められるような形状をしているこ とが好ましい。このため、この実施例では、正六 角形の形状にしている。このようにすることによ り、第2既に示すように、敵闘なく数き詰めるこ とが可能になる。

そしてこの半導体チップ5の上面には、能動業 子等が形成され、その周囲にはポンディングパットが形成されている。この能動業子等の形成及びポンディングパットの形成は、フォトリソグラフィ技術及び薄膜形成技術等で行うことができ、この技術は、従来より知られているため、本明細書では省略する。

ここで形成された集製回路を有するウェーハを、 レーザ等を利用して半導体チップに分割する。

なお、このように半導体チップの形状を変更してその上に集額回路を形成するのは、従来の製造工程において、単にフォトリソグラフィ工程で使用するフォトマスク上のパターンを変更するだけで、容易に行うことができる。

この半導体チップ5をダイポンディング用基体 7にダイポンディングする方法について説明する。

特蘭平1-214010(3)

まず、ダイポンディング用基体7にダイポンディング材6を生布する。この生布の方法は、ダイポンディング材を満下することにより行う。次に、このダイポンディング材を伸ばす。次に、この伸ばされたダイポンディング材の上に半導体チップをポンディングする。

正六角形状の半導体チップを用い、上記方法で ダイポンディングすることにより、半導体チップ の裏面全部に顧問なくダイポンディング材を設け ることができる。

本発明は上記実施例に限定されるものでなく、 種々の変形例が考えられ得る。

具体的には、上記実施例では、半導体チップの外形形状を正六角形状にしているが、これに限定されるものでなく、五角形以上の多角形または円形形状でも、ダイボンディング材は半導体チップの裏面に十分回り込む。

また更に、上記実施例では、半導体チップをダ イポンディング用基体にポンディングする際、ダ イボンディング材を基体に塗布しているが、この 代わりに半導体チップ側にダイボンディング材を 塗布してもよい。この場合には、半導体チップの 裏面の中心にダイボンディング材を満下し、この 半導体チップをダイボンディング用基体に押し付 け、伸ばしボンディングする。

(発明の効果)

本発明の半導体チップでは、その形状を円形を たは五角形以上の多角形とすることにより、半導 体チップの裏面全体にダイボンディング材が回り 込み、半導体チップ上に形成された能動素子が 生した熱を効率よく放無することができる。その ため、この様な形状の半導体チップを採用するこ とにより、特に高速度デバイスにおいては、発熱 の問題が容易に解決できる。


4. 図面の簡単な説明

第1回は本発明に従う半導体チップをダイボン ディングした状態を示す図、第2回は、第1回に 示す半導体チップを隙間なく敷き詰めた状態を示

す因及び第3回は従来病を説明する回である。

1 … ウェーハ、2、5 … 半導体チップ、2 a … 能助素子形成領域、2 c … 半導体チップ周辺角部、 3、7 … ダイポンティング用基体、4、6 … ダイ ポンディング材。

特許出職人 住友電気工業株式会社 代理人弁理士 長谷川 芳 樹 野 寺 眸 史 朗



特閒平1-214010 (4)

